master clock中文是什么意思

发音:

中文翻译
造句

母钟；时钟脉冲；主脉冲
母锺
直钟
主时钟
主钟

master n. 1.主人；雇主，老板(opp. servant)； ...
clock n. 袜子跟部[侧面下方]的织绣花纹。 vt. 织[绣] ...
electric master clock 主电钟
master and secondary clock 子母钟
master clock crystal oscillator 主时钟晶体振荡器
master clock frequency 主时钟频率
master clock generator 主时钟发生器
master clock pulse generator 时钟脉冲发生器
master clock-pulse generator 主时钟脉冲发生器,母时钟脉冲发生器,母钟脉冲发生器; 主同步脉冲发生器
master humphrey’s clock 汉普雷老爷的钟
master program clock 母程序钟
mc master clock 主时钟
microprocessor master clock 微处理机主时钟
rubidium master reference clock 铷基准时钟
variable master clock 可变主钟; 可变主种
a clock 一个闹钟
clock n. 1.钟；挂钟，座钟，上下班计时计。 2.〔俚语〕记秒表，卡马表；〔美俚〕〔pl.〕驾驶仪表，速度表，里程计。 3.〔英俚〕(人的)面孔。 4.〔the C-〕【天文学】时钟座〔星座名〕。 5.【自动化】(电子计算机的)时钟脉冲(器)。 a Dutch clock(报时发杜鹃鸣声的)杜鹃钟 (＝cuckoo-clock)。 an eight-day clock八日上一次发条的钟。 a musical clock八音钟。 the face of a clock钟的字码盘。 What of the clock 〔古谑〕＝ What o'clock is it 现在是几点钟？ wind up the clock上(钟的)发条。 around the clock ＝ round the clock. clock calm 海面平静如镜。 fight the clock 抢时间。 like a clock 钟表似地，准确地，按部就班地。 put [set, turn] back the clock 把钟拨慢，倒拨；〔比喻〕阻碍进步；复古；开倒车；隐瞒年龄；扭转历史车轮。 race the clock 争分夺秒。 regulate [set] a clock by …根据…对钟。 round the clock ＝the clock round 昼夜不停，连续一整天。 set ahead a clock 把钟拨快。 when one's clock strikes 临终。 work against the clock 抢时间做完。 vt. 1.为(比赛等)计时；(运动员等)用…时间跑[游]完。 2.(用机械)记录(速度、距离、次数等)。 clock a swimmer (用跑表)记录游泳选手的成绩。 clock five minutes for the whole distance 用5分钟跑[游]完全程。 vi. (在自动计时器上)记下考勤。 clock in [out] ＝clock on [off] (用钟铃装置自动)鸣报开始[终止]时间；(职工用自动记录时钟)记录上班[下班]时间。 clock in (an hour) at (the work) 花(一小时)在(工作上)。 n. -er (比赛等的)计时员；交通量计算员。 n. 袜子跟部[侧面下方]的织绣花纹。 vt. 织[绣]上袜跟部[侧下方]花纹。
clock in 打卡上班; 记录上班时间; 时钟脉冲输入; 时钟输入
clock on 打卡上班; 记录上班时间
clock-on 锁定
the clock 闹钟; 时钟
-master comb.f. 有…桅船的： a four--master 四桅船。
a master 一位专家
be master of 掌握
for the master 为了我主

"查查词典"手机版

千万人都在用的超大词汇词典翻译APP

例句与用法

Time service ; concepts and terms of master clocks
报时业务.母钟的概念和术语
Master clock , microprocessor
微处理机主时钟
Master clock frequency
主时钟频率
Using an 8 - depth async fifo solves the synchronization and exchange of data be - tween different clock domains . the data transaction protocol comes from the most basic work way of uart . when the master clock is 16 . 7mhz , the pcm side and adpcm side clocks both are 2 . 38mhz , the results of simulation show that the latency from the start - bit of pcm data inputting uart receiver to the stop - bit of adpcm data outputted uart transmitter is 14 . 3 us and the latency from the start - bit of adpcm data inputting uart receiver to the stop - bit of pcm data outputted uart transmitter is 14 . 7 us
在主时钟为16 . 7mhz ， pcm数据端与adpcm数据端时钟均为2 . 38mhz时，模拟结果表明从pcm的起始位输入uart接收器到adpcm终止位输出uart发送器的最大延迟为14 . 3 s ，从adpcm的起始位输入uart的接收器到pcm终止位输出uart发送器的最大延迟为14 . 7 s ，设计时尽可能的使编码与解码的时间相差不多，从结果看出基本达到这个要求。